LPC3250FET296/01,5 IC MCU 16/32BIT ROMLESS 296TFBGA

Beschreiwung

D'LPC3220/30/40/50 embedded Mikrokontroller goufen fir Low Power, High-Performance Uwendungen entwéckelt.NXP erreecht hir Leeschtungsziler mat engem 90 Nanometer Prozess fir en ARM926EJ-S CPU Kär mat engem Vector Floating Point Co-Prozessor an engem grousse Set vu Standard Peripheriegeräter mat USB On-The-Go ëmzesetzen.De LPC3220/30/40/50 funktionnéiert op CPU Frequenzen vu bis zu 266 MHz.D'NXP Implementatioun benotzt en ARM926EJ-S CPU Kär mat enger Harvard Architektur, 5-Stuf Pipeline, an eng integral Memory Management Unit (MMU).De MMU bitt déi virtuell Gedächtnisfäegkeeten déi néideg sinn fir d'Multiprogramméierungsfuerderunge vu modernen Betribssystemer z'ënnerstëtzen.Den ARM926EJ-S huet och e Hardware-baséiert Set vun DSP Instruktiounsverlängerungen, déi eenzeg Zyklus MAC Operatiounen, an Hardware-baséiert gebierteg Jazelle Java Byte-Code Ausféierung enthält.D'NXP Implementatioun huet en 32 kB Instruktiounscache an en 32 kB Datekache.Fir nidderegen Energieverbrauch profitéiert de LPC3220/30/40/50 vun der fortgeschratt Technologieentwécklung vun NXP fir intrinsesch Kraaft ze optimiséieren a benotzt Software kontrolléiert architektonesch Verbesserunge fir d'Applikatioun baséiert Power Management ze optimiséieren.De LPC3220/30/40/50 enthält och 256 kB on-Chip statesche RAM, en NAND Flash Interface, en Ethernet MAC, en LCD Controller deen STN an TFT Panelen ënnerstëtzt, an eng extern Bus Interface déi SDR an DDR SDRAM ënnerstëtzt wéi och statesch Apparater.Zousätzlech enthält de LPC3220/30/40/50 eng USB 2.0 Vollgeschwindegkeet Interface, siwen UARTs, zwee I2C-Bus-Interfaces, zwee SPI / SSP Ports, zwee I2S-Bus-Interfaces, zwee Single Output PWMs, e Motorkontrolle PWM. , sechs allgemeng Zweck Timer mat Capture-Inputen a vergläichen Ausgänge, e Secure Digital (SD) Interface, an en 10-Bit Analog-zu-Digital Konverter (ADC) mat enger Touchscreen-Sensoptioun.