EP1C6Q240C8N IC FPGA 185 I/O 240QFP

Beschreiwung

Cyclone® Apparater enthalen eng zweedimensional Rei- a Kolonn-baséiert Architektur fir personaliséiert Logik ëmzesetzen.Kolonn- a Zeilverbindunge vu variabelen Geschwindegkeete bidden Signalverbindunge tëscht LABs an embedded Memory Blocks.D'Logik-Array besteet aus LABs, mat 10 LEs an all LAB.En LE ass eng kleng Eenheet vu Logik déi effizient Ëmsetzung vu Benotzerlogikfunktiounen ubitt.LABs ginn a Reihen a Kolonnen iwwer den Apparat gruppéiert.Cyclone Apparater reegelméisseg tëscht 2.910 an 20.060 LEs.M4K RAM Blocks si richteg Dual-Port Memory Blocks mat 4K Bits Erënnerung plus Paritéit (4,608 Bits).Dës Blocks bidden engagéiert richteg Dual-Port, einfachen Dual-Port oder Single-Port Memory bis zu 36-Bit breet op bis zu 250 MHz.Dës Blocke ginn a Kolonnen iwwer den Apparat tëscht bestëmmte LABs gruppéiert.Cyclone Geräter bidden tëscht 60 an 288 Kbits embedded RAM.All Cyclone Apparat I / O Pin gëtt vun engem I / O Element (IOE) gefüttert, deen um Enn vun de LAB Reihen a Kolonnen ronderëm d'Peripherie vum Apparat läit.I / O Pins ënnerstëtzen verschidde Single-End an Differential I / O Standarden, sou wéi den 66- an 33-MHz, 64- an 32-Bit PCI Standard an den LVDS I / O Standard op bis zu 640 Mbps.All IOE enthält e bidirektionalen I/O-Puffer an dräi Registere fir Input-, Output- an Output-aktivéiert Signaler ze registréieren.Dual-purpose DQS, DQ, an DM Pins zesumme mat Verzögerungsketten (benotzt fir DDR Signaler ze Phase ausriichten) bidden Interface Support mat externen Erënnerungsapparater wéi DDR SDRAM, an FCRAM Geräter bis zu 133 MHz (266 Mbps).Cyclone Geräter bidden e globalt Auernetz a bis zu zwee PLLs.D'global Auer Reseau besteet aus aacht global Auer Linnen déi duerch de ganzen Apparat fueren.D'global Auer Reseau kann Aueren fir all Ressourcen am Apparat, wéi IOEs, LEs, an Erënnerung spären.Déi global Auer Linnen kann och fir Kontroll Signaler benotzt ginn.Cyclone PLLs bidden allgemeng Zweck Clocking mat Auermultiplikatioun a Phaseverschiebung souwéi extern Ausgänge fir High-Speed-Differential-I/O-Ënnerstëtzung.