OMAPL138EZWTD4 IC MPU OMAP-L1X 456MHZ 361NFBGA

Beschreiwung

Den OMAP-L138 C6000 DSP+ARM Prozessor ass e Low-Power Uwendungsprozessor baséiert op engem ARM926EJ-S an engem C674x DSP Kär.Dëse Prozessor bitt wesentlech manner Kraaft wéi aner Membere vun der TMS320C6000 ™ Plattform vun DSPs.Den Apparat erméiglecht d'Originalausrüstungshersteller (OEMs) an d'Original-Design Hiersteller (ODMs) fir séier Geräter mat robusten Betribssystemer, räiche User-Interfaces, an héich Prozessorleistung duerch déi maximal Flexibilitéit vun enger komplett integréierter, gemëschter Prozessor-Léisung op de Maart ze bréngen.D'Dual-Core Architektur vum Apparat bitt Virdeeler vu béiden DSP a reduzéierter Instruktiounsset Computer (RISC) Technologien, mat engem High-Performance TMS320C674x DSP Kär an engem ARM926EJ-S Kär.Den ARM926EJ-S ass en 32-Bit RISC Prozessor Kär deen 32-Bit oder 16-Bit Instruktiounen ausféiert an 32-, 16- oder 8-Bit Daten veraarbecht.De Kär benotzt Pipelining sou datt all Deeler vum Prozessor an Erënnerungssystem kontinuéierlech funktionnéiere kënnen.Den ARM9 Kär huet e Coprocessor 15 (CP15), Schutzmodul, an Daten- a Programmspeichermanagement Eenheeten (MMUs) mat Tabelle Look-Aside Puffer.Den ARM9 Kär huet separat 16-KB Instruktioun an 16-KB Datekache.Béid Cache si 4-Wee assoziativ mat virtuellen Index virtuellen Tag (VIVT).Den ARM9 Kär huet och 8KB RAM (Vector Table) an 64KB ROM.Den Apparat DSP Kär benotzt eng 2-Niveau Cache-baséiert Architektur.Den Niveau 1 Programm Cache (L1P) ass en 32-KB direkt kartéierte Cache, an den Niveau 1 Datekache (L1D) ass en 32-KB 2-Wee, set-assoziativen Cache.Den Niveau 2 Programm Cache (L2P) besteet aus engem 256-KB Erënnerung Plaz, datt tëscht Programm an Daten Plaz gedeelt ass.L2 Erënnerung kann als mapéiert Erënnerung, Cache oder Kombinatioune vun deenen zwee konfiguréiert ginn.Och wann den DSP L2 vum ARM9 an aner Hosten am System zougänglech ass, ass eng zousätzlech 128KB vum RAM gemeinsame Gedächtnis verfügbar fir aner Hosten ze benotzen ouni d'DSP Leeschtung ze beaflossen.