AT90CAN128-16AU IC MCU 8BIT 128KB FLASH 64TQFP

Beschreiwung

Den AT90CAN32/64/128 ass e Low-Power CMOS 8-Bit Mikrokontroller baséiert op der AVR verstäerkter RISC Architektur.Andeems Dir mächteg Instruktiounen an engem eenzegen Auerzyklus ausféiert, erreecht den AT90CAN32/64/128 Duerchgäng op 1 MIPS pro MHz, wat de Systemdesigner erlaabt de Stroumverbrauch versus d'Veraarbechtungsgeschwindegkeet ze optimiséieren.Den AVR Kär kombinéiert e räiche Instruktiounsset mat 32 allgemeng Zweck Aarbechtsregisteren.All 32 Registere sinn direkt mat der Arithmetic Logic Unit (ALU) verbonne ginn, wat erlaabt zwee onofhängeg Registere an enger eenzeger Instruktioun an engem Auerzyklus auszeféieren.Déi doraus resultéierend Architektur ass méi Code effizient iwwerdeems Duerchgäng bis zu zéng mol méi séier wéi konventionell CISC Mikrokontroller erreechen.Den AT90CAN32/64/128 bitt déi folgend Funktiounen: 32K/64K/128K Bytes vun In-System Programméierbar Flash mat Read-While-Write Fäegkeeten, 1K/2K/4K Bytes EEPROM, 2K/4K/4K Bytes SRAM, 53 allgemeng Zwecker I/O Linnen, 32 allgemeng Zweck Aarbechtsregistre, e CAN Controller, Real Time Counter (RTC), véier flexibel Timer / Counter mat Vergläichsmodi a PWM, 2 USARTs, e byte orientéierten Zwee-Draad Serial Interface, en 8-Kanal 10 -bëssen ADC mat fakultativ differentiell Input Etapp mat programmable Gewënn, engem programmable Watchdog Timer mat Interne Oszilléierer, engem SPI Serien port, IEEE std.1149.1-kompatibel JTAG-Test-Interface, och benotzt fir Zougang zum On-Chip Debug System a Programméierung a fënnef Software auswielbar Energiespuermodi.Den Idle Modus stoppt d'CPU wärend de SRAM, Timer / Counters, SPI / CAN Ports an Ënnerbriechungssystem erlaabt weider ze fonktionnéieren.De Power-Down-Modus späichert de Registerinhalt awer freet den Oszillator, desaktivéiert all aner Chipfunktiounen bis déi nächst Ënnerbriechung oder Hardware Reset.Am Power-Spuermodus leeft den asynchronen Timer weider, wat de Benotzer erlaabt eng Timerbasis z'erhalen, während de Rescht vum Apparat schléift.Den ADC Noise Reduction Modus stoppt d'CPU an all I/O Moduler ausser Asynchronous Timer an ADC, fir Schaltgeräischer während ADC Konversiounen ze minimiséieren.Am Standby-Modus leeft de Crystal / Resonator Oszillator während de Rescht vum Apparat schléift.Dëst erlaabt ganz séier Start-up kombinéiert mat niddereg Muecht Konsum.Den Apparat gëtt mat Atmel's High-Density nonvolatile Memory Technologie hiergestallt.Den Onchip ISP Flash erlaabt de Programm Memory am System duerch eng SPI Serien Interface, vun engem konventionellen netflüchtege Memory Programméierer, oder duerch en On-Chip Boot Programm, deen um AVR Kär leeft, nei programméiert ze ginn.De Bootprogramm kann all Interface benotze fir den Applikatiounsprogramm an der Applikatioun Flash Memory erofzelueden.Software an der Boot Flash Sektioun wäert weider lafen wann d'Applikatioun Flash Sektioun aktualiséiert gëtt, déi richteg Lies-Während-Schreiwen Operatioun ubitt.